=== ============================== ===
=== Bvc – Branch on overflow clear ===
=== ============================== ===

Format
010.100.00

Description
Test the overflow bit. If V=0, branch to the current address plus the signed displacement. If V=1, take
no action. The displament is added to the address of the first instruction following the Bvc.

Addressing Modes
┌─────────┬────────────┬──────────┬─────────────┬─────┬─────┬────────────────┬────────────────┐
│ Rel     │ 010.100.00 │ 50 ef    │ Bvc abcd    │ --- │ #2* │ 0100.0000 = 40 │ 0001.0000 = 10 │
└─────────┴────────────┴──────────┴─────────────┴─────┴─────┴────────────────┴────────────────┘

Flags
NV-BDIZC
 ?-     

---

Fehlerhinweise, Kommentare und Anregungen sind mir herzlich willkommen.

Letzte Aktualisierung: 2017-02-23